CMOS集積化のためのAlN薄膜の表面マイクロマシニングによる2GHzレゾネータ

出典: finemems

項目の説明 【必須】

CMOS集積化のために、AlN薄膜の表面マイクロマシニングを用いて作製したエアギャップ型FBARについての文献を紹介する。AlNはスパッタを用いて低温で成膜し、エアギャップの作製にはCMOSと適合性のあるGeの犠牲層を用いている。作製したレゾネータはQファクターが780、有効電気機械結合係数(ke²_eff)が5.36%、共振周波数が2GHzであった。

構造

レゾネータの構造をFig.1に示す。レゾネータはエアギャップ型であり、圧電層にはAlNを用いている。 AlNは、他に圧電体として用いられるZnOのように、キャリアの再結合中心となる金属を持たず、CMOSと適合性のある材料であると言える。また、絶縁破壊電圧が高い、誘電損失が小さいといった特長がある。

作製方法

レゾネータの作製方法をFig.2に示す。

（a）Si基盤をRCA洗浄する。

（b）Ge(1.2μm)をスパッタで成膜し、ドライエッチャーでパターニングする。

（c）SiO₂（300nm）をプラズマCVDで成膜する。

（d）Pt/Tiをスパッタで成膜し、下部電極とAlN成膜のシード層を作製する。PtはXe、NH3、COガスを用いたRIEで選択的にエッチングする。Tiは希釈したHFでエッチングする。

（e）AlNをマグネトロン反応性スパッタを用いて成膜し、フォトリソ後、希釈したTMAHでエッチングする。

（f）上部電極のPt/Tiを（d）と同様にして作製する。

（g）プローブテストのためのAuパッドをリフトオフプロセスで作製する。

（h）SiO₂をエッチングし、Geの犠牲層をエッチングするためのエッチングホールを作製する。

（i）H₂ O ₂を用いてGeの犠牲層をエッチングする。

特性・性能・評価

作製したレゾネータのSEM写真をFig.3に示す。

エアギャップがある場合と、ない場合のS₁₂の測定結果をFig.4に示す。 エアギャップがある場合は、2GHzのところに共振のピークがあることがわかる。 このとき、AlNの面積は200μm²で、厚さは1μm、電極面積は150μm²、厚さは110nm (Pt:100nm, Ti:10nm)である。

電極面積を150μm²、100μm²、50μm²にそれぞれ変えたときのS₁₁とS₁₂をFig.5に示す。 電極の面積が小さくなると、S₁₂が小さくなっているのがわかる。これは、キャパシタ電極のインピーダンスが電極面積に反比例しているからであると考えられる。

また、測定したSパラメータｋら、Qファクターは780、有効電気機械結合係数(ke²_eff)は5.36%となった。

文献情報，参考文献

M. Hara et al. ,"Surface micromachined AlN thin film 2GHz resonator for CMOS integration",Sensors and Actuators A 117 (2005) 211–216

コメント