表面活性化接合とＴＳＶを用いた3D-ウエハレベルパッケージング
出典: finemems
目次 |
項目の説明 【必須】
10μm径アスペクト20のシリコン貫通孔配線とAu/Au表面活性化接合を用いた3-Dウエハレベルパッケージング技術を開発し、低電気抵抗を有する3-Dインターコネクションを実現した。 図１にウエハレベルパッケージのプロセスフローを示す。図２に貫通孔配線とAu/Au接合部の電気抵抗を測定するためのデイジーチェーン構造を示す。図３に抵抗測定結果を示す。8ビアタイプでは11.91Ω、60ビアタイプでは89.76Ωとなり、ビア数と抵抗は比例していることから、ウエハ全面に渡り均一な貫通孔配線形成、ウエハ接合がされていると推察できる。
対象材料
装置
条件
禁則事項
留意事項
文献情報，参考文献
出典：Yoshiyuki Takegawa, Masanao Kamakura, Toru Baba, Takafumi Okudo, Takumi Taura, Ryo Tomoida, Hisanori Shiroishi, Kaoru Tone, Takashi Saijo,"3-D Wafer-level Packaging of MEMS Using Surface Activated Bonding and Through-Si Vias",IDW'07
