走査型プローブリソグラフィによるInAs基板へのパターニング

出典: BeansCM

事例中の図を表示させるためにはログインして下さい。

←この記事が参考になった方はボタンを押して投票して下さい。

プロセス・インテグレーション プロセス リソグラフィ SPM
プロセス・インテグレーション 精度・形状+寸法 加工精度 10nm〜100nm
プロセス・インテグレーション 精度・形状+寸法 加工面積 10μm〜100μm
プロセス・インテグレーション 精度・形状+寸法 膜厚 10nm〜100nm
プロセス・インテグレーション 精度・形状+寸法 膜厚 100nm〜1μm
プロセス・インテグレーション 精度・形状+寸法 2次元(ライン状) 100nm〜1μm
プロセス・インテグレーション 材料 有機 レジスト
プロセス・インテグレーション 材料 無機 その他
プロセス・インテグレーション 分類 トップダウン
機能・製作用要素 製作用要素 モールド


目次

項目の説明 【必須】

 InAs上に、従来は電子ビームレジストとして用いられているレジストを塗布し、原子間力顕微鏡(AFM)を用いて電解放出露光をすることで、パターニングを行う。走査型プローブリソグラフィ(SPL)は一般的に金、シリコン上へのパターニングに用いられる。  これまでInAs基板へのパターニングは行われておらず、InAsは将来的な技術応用が期待できるのでSPLを行った。また、SPLは電子ビームリソグラフィ(EBL)に比べ大気中での露光が可能であり、露光前の位置合わせ走査が正確な点が利点として挙げられる。今回レジストは、ポジ型レジストのPMMAを用いている。露光した部分をエッチングすることで50nm~140nmの深さを持つInAsモールドの作製をする。

図1は、作製されたInAs基板表面のAFM画像である。500nmピッチの間隔で線幅は100nmのパターンが出来ている。しかし、表面の粗さが観察で確認できることから、部分的にレジストのマスクが、エッチングの際に剥がれてしまったのではないかと考えられる。

図2は、Ti/Auの二つのパッドの間に作製されたInAsワイヤーのAFM画像とワイヤー中央部分の走査型電子顕微鏡(SEM)画像である。

図3は、ワイヤー中央部分のAFMによる高低断面図である。最小線幅で100nmの幅が得られていることが確認できる。針の限界サイズの影響なのか、ワイヤーの末端では実際のサイズよりも大きくなっている。さらに小さい線幅にするのであれば、AFMの針と基板の間に加える電圧を減らすことや、露光された表面の粗さから電流値を調整していくことが必要になってくると考えられる。


図1 作製されたInAs基盤表面のAFM画像


図2 InAsワイヤーのAFM画像とSEM画像


図3 ワイヤーのAFM高低断面図

対象材料

PMMA

装置

原子間力顕微鏡(AFM)

条件

PMMAの膜厚 : 20nm

AFMのカンチレバー : 力定数は40N/m、針の半径は20nm、針にはTiを30nmコーティング

電圧 : 20V

文献情報,参考文献

"Scanning Probe Lithography on InAs Substrate" Lionel F. Houlet、Hiroshi Yamaguchi、Yoshiro Hirayama NSTI-Nanotech 2004,www.nsti.org,ISBN 0-9728422-9-2 Vol. 3,2004

←この記事が参考になった方はボタンを押して投票して下さい。